### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 08279251 A

(43) Date of publication of application: 22 . 10 . 96

(51) Int. CI

G11B 20/14

G06F 3/08

(21) Application number: 07076760

1) Application number. 0/0/0/00

(22) Date of filing: 31 . 03 . 95

(71) Applicant:

**FUJITSU LTD** 

(72) Inventor:

YANAGI SHIGETOMO FURUTA SATOSHI


# (54) ENCODING DEVICE AND MEMORY DEVICE

# (57) Abstract:

PURPOSE: To improve the stability and reliability of data reproduction by inserting a resync byte of resync patterns to minimize DSV into the present data block.

CONSTITUTION: The data are supplied to a data buffer 23 before one data block to which the data are supplied to an encoder 27. The data are read out of this buffer 23 after the calculation results of the DSV are obtd. from a DSV calculation circuit 30. This timing is controlled by the read timing of a write sequence counter 31. The VFO patterns of a VFO register 21, the sync byte of a sync byte register 22 and the data of the buffer 23 are multiplexed by a multiplexer 24 and are encoded to modulated codes by an encoder 25. At this time, the encoder 25 inserts the resync pattern to minimize the DSV obtd. in the circuit 30 at the timing of the insertion timing signal from the counter 31.

COPYRIGHT: (C)1996,JPO



(19) 日本国特許庁(JP)

# (12) 公開特許公報 (A) (11) 特許出願公開番号

特開平8-279251

(43) 公開日 平成8年(1996) 10月22日

(51) Int. C1. 6

G 0 6 F

識別記号

庁内整理番号

FI

技術表示箇所

G 1 1 B 20/14

341

3/08

9463 - 5 D

G 1 1 B 20/14 341 A

G06F 3/08

審査請求 未請求 請求項の数26

O L

(全19頁)

(21)出願番号

特願平7-76760

(22) 出願日

平成7年(1995)3月31日

(71)出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中4丁目1番1

(72) 発明者 柳 茂知

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(72)発明者 古田 聡

兵庫県加東郡社町佐保35番(番地なし)

富士通周辺機株式会社内

(74)代理人 弁理士 伊東 忠彦


# (54) 【発明の名称】エンコード装置及び記憶装置

# (57)【要約】

# (修正有)

【目的】 エンコード (Cod) 装置及び記憶装置に関 し、任意のデータに対して再生信号の直流成分を一定に 保つてデータ再生時のスライスレベルマージンを大きく でき、データ再生の安定性及び信頼性を向上できて、デ ータパターンの直流レベルの揺らぎを最小値に抑制可能 とする。

【構成】 記録媒体に記録するデータをエンコードする エンコード装置において、直流成分を持つパターンを発 生する所定変調コードによりコーディングされたデータ をPWMデータに変換する際に、データフィールド(D F)内のデータブロック(DB)と相互間に、リシンク パターン (RSP) を有しDF内でクロックスリップが 発生した場合に同期を取るためのリシンクバイト(RS B) を挿入する第1の手段と、所定のDBで、PWMデ ータの論理値「1」の個数と論理値「0」の個数の総計 の差を表すDSVを計算する第2の手段と、該DSVが 最小となるようなRSPのRSBを現在のDBに挿入す るよう該第1の手段を制御する第3の手段とを備える。



2

### 【特許請求の範囲】

【請求項1】 記録媒体に記録するデータをエンコード するエンコード装置において、

直流成分を持つパターンを発生する所定変調コードによりコーディングされたデータをPWMデータに変換する際に、データフィールド内のデータブロックとデータブロックとの間に、リシンクパターンを有しデータフィールド内でクロックスリップが発生した場合に同期を取るためのリシンクバイトを挿入する第1の手段と、

所定のデータブロックについて、PWMデータの論理値 10 「1」の個数と論理値「0」の個数の総計の差を表すD SVを計算する第2の手段と、

該DSVが最小となるようなリシンクパターンのリシン クバイトを現在のデータブロックに挿入するよう該第1 の手段を制御する第3の手段とを備えた、エンコード装 置。

【請求項2】 前記第2の回路は、PWMデータの論理値「1」の個数の総計をカウントする第1のカウンタ手段と、PWMデータの論理値「0」の個数の総計をカウントする第2のカウンタ手段と、該第1及び第2のカウンタ手段の出力する総計の差からDSVをリアルタイムで求める加算手段とを含む、請求項1記載のエンコード装置。

【請求項3】 前記所定変調コードはRLL(1,7)変調コードであり、前記第2の手段は、直前のデータのエンコードが確定する、RLL(1,7)変調コードに変換されたリシンクバイトの第3ビット目以降で最後から5ビットより以前の所定番目のビットのタイミングでその時点までのDSVをラッチする、請求項2記載のエンコード装置。

【請求項4】 前記加算手段は、ラッチ直後のDSVに リシンクバイト自身の持つDSVを加算する加算部を含む、請求項3記載のエンコード装置。

【請求項5】 前記加算部は、シンクバイトの前記所定番目のピットにおけるPWMデータの極性に依存して加算するリシンクバイトのDSVの極性を決定する、請求項4記載のエンコード装置。

【請求項6】 前記第2のカウンタ手段のビット反転入力のために加算値が「1」だけ減少することを防ぐために、前記加算手段のキャリィ入力端子に予め「1」をセットしておく、請求項2記載のエンコード装置。

【請求項7】 前記第1のカウンタ手段は、PWMデータの論理値「1」の個数を第1のリシンクパターンを有するリシンクバイトが挿入された場合についてカウントする第1のカウンタと第2のリシンクパターンを有するリシンクバイトが挿入された場合についてカウントする第2のカウンタとからなり、前記第2のカウンタ手段は、PWMデータの論理値「1」の個数を第1のリシンクパターンを有するリシンクバイトが挿入された場合についてカウントする第3のカウンタと第2のリシンクパ 50

ターンを有するリシンクバイトが挿入された場合についてカウントする第4のカウンタとからなり、前記加算手段は、該第1及び第3のカウンタの計数値の差からDSVを求める第1の加算部と該第2及び第4のカウンタの計数値の差からDSVを求める第2の加算部とからなる、請求項2又は6記載のエンコード装置。

【請求項8】 前記加算手段は、前記第1の加算部の出力するDSVと前記第1のリシンクパターンを有するリシンクバイトのDSVとを加算して該第1のリシンクパターンのリシンクバイトを挿入されたPWMデータに対するDSVを出力する第3の加算部と、前記第2の加算部の出力するDSVと前記第2のリシンクパターンを有するリシンクバイトのDSVとを加算して該第2のリシンクパターンのリシンクバイトを挿入されたPWMデータに対するDSVを出力する第4の加算部とを更に備え、該第3及び第4の加算部は夫々桁上がりビットをDSVの極性が正であるか負であるかを示す判定信号として出力する、請求項7記載のエンコード装置。

【請求項9】 前記第3の手段は、前記第3及び第4の20 加算部の出力するDSV及び判定信号に基づいて絶対値の小さい方のDSVを選択出力する選択手段を備えた、請求項8記載のエンコード装置。

【請求項10】 前記選択手段は、前記第3及び第4の加算部の出力するDSVを夫々DSV1,DSV2とすると、DSV1及びDSV2の絶対値が等しい場合、DSV1=DSV2であると前記第1のリシンクパターンを選択し、DSV1>0、且つ、DSV2>0であると該第1のリシンクパターンを選択する、請求項9記載のエンコード装置。

【請求項11】 前記第3の手段は、前記選択手段より出力される絶対値の小さい方のDSVをリシンクバイトの所定ビット目のタイミングで前記第1~第4のカウンタにプリロードするプリロード手段を更に有する、請求項9記載のエンコード装置。

【請求項12】 前記プリロード手段は、前記選択手段が出力するDSVが正の場合にはDSVをそのまま前記第1及び第2のカウンタにプリロードし、DSVが負の場合にはDSVを反転して前記第3及び第4のカウンタにプリロードする、請求項11記載のエンコード装置。

【請求項13】 前記第1の手段は、少なくとも現在より1データブロック前のデータを一時的に格納する格納手段を備えた、請求項1~12のうちいずれか1項記載のエンコード装置。

【請求項14】 データをエンコードして記録媒体に記録する記憶装置において、

直流成分を持つパターンを発生する所定変調コードによりコーディングされたデータをPWMデータに変換する際に、データフィールド内のデータブロックとデータブロックとの間に、リシンクパターンを有しデータフィー

ルド内でクロックスリップが発生した場合に同期を取る ためのリシンクバイトを挿入する第1の手段と、

所定のデータブロックについて、PWMデータの論理値「1」の個数と論理値「0」の個数の総計の差を表すDSVを計算する第2の手段と、

該DSVが最小となるようなリシンクパターンのリシン クバイトを現在のデータブロックに挿入するよう該第1 の手段を制御する第3の手段と、

該第1の手段で得られたPWMデータを記憶媒体に記録する記録手段とを備えた、記憶装置。

【請求項15】 前記第2の回路は、PWMデータの論理値「1」の個数の総計をカウントする第1のカウンタ手段と、PWMデータの論理値「0」の個数の総計をカウントする第2のカウンタ手段と、該第1及び第2のカウンタ手段の出力する総計の差からDSVをリアルタイムで求める加算手段とを含む、請求項14記載の記憶装置。

【請求項16】 前記所定変調コードはRLL(1,7)変調コードであり、前記第2の手段は、直前のデータのエンコードが確定する、RLL(1,7)変調コードに変換されたリシンクバイトの第3ビット目以降で最後から5ビットより以前の所定番目のビットのタイミングでその時点までのDSVをラッチする、請求項15記載の記憶装置。

【請求項17】 前記加算手段は、ラッチ直後のDSV にリシンクバイト自身の持つDSVを加算する加算部を含む、請求項16記載の記憶装置。

【請求項18】 前記加算部は、シンクバイトの前記所 定番目のビットにおけるPWMデータの極性に依存して 加算するリシンクバイトのDSVの極性を決定する、請 求項17記載の記憶装置。

【請求項19】 前記第2のカウンタ手段のビット反転 入力のために加算値が「1」だけ減少することを防ぐた めに、前記加算手段のキャリィ入力端子に予め「1」を セットしておく、請求項15記載の記憶装置。

【請求項20】 前記第1のカウンタ手段は、PWMデータの論理値「1」の個数を第1のリシンクパターンを有するリシンクバイトが挿入された場合についてカウントする第1のカウンタと第2のリシンクパターンを有するリシンクバイトが挿入された場合についてカウントする第2のカウンタとからなり、前記第2のカウンタ手段は、PWMデータの論理値「1」の個数を第1のリシンクパターンを有するリシンクバイトが挿入された場合についてカウントする第3のカウンタと第2のリシンクパターンを有するリシンクバイトが挿入された場合についてカウントする第4のカウンタとからなり、前記加算手段は、該第1及び第3のカウンタの計数値の差からDSVを求める第1の加算部と該第2及び第4のカウンタの計数値の差からDSVを求める第2の加算部とからなる、請求項15又は19記載の記憶装置。50

4

【請求項21】 前記加算手段は、前記第1の加算部の出力するDSVと前記第1のリシンクパターンを有するリシンクパイトのDSVとを加算して該第1のリシンクパターンのリシンクバイトを挿入されたPWMデータに対するDSVを出力する第3の加算部と、前記第2の加算部の出力するDSVと前記第2のリシンクパターンを有するリシンクパイトのDSVとを加算して該第2のリシンクパターンのリシンクバイトを挿入されたPWMデータに対するDSVを出力する第4の加算部とを更に備え、該第3及び第4の加算部は夫々桁上がりビットをDSVの極性が正であるか負であるかを示す判定信号として出力する、請求項20記載の記憶装置。

【請求項22】 前記第3の手段は、前記第3及び第4の加算部の出力するDSV及び判定信号に基づいて絶対値の小さい方のDSVを選択出力する選択手段を備えた、請求項21記載の記憶装置。

【請求項23】 前記選択手段は、前記第3及び第4の加算部の出力するDSVを夫々DSV1, DSV2とすると、DSV1及びDSV2の絶対値が等しい場合、DSV1=DSV2であると前記第1のリシンクパターンを選択し、DSV1>0、且つ、DSV2<0であると前記第2のリシンクパターンを選択し、DSV1<0、且つ、DSV2>0であると該第1のリシンクパターンを選択する、請求項22記載の記憶装置。

【請求項24】 前記第3の手段は、前記選択手段より出力される絶対値の小さい方のDSVをリシンクバイトの所定ビット目のタイミングで前記第1~第4のカウンタにプリロードするプリロード手段を更に有する、請求項22記載の記憶装置。

【請求項25】 前記プリロード手段は、前記選択手段が出力するDSVが正の場合にはDSVをそのまま前記第1及び第2のカウンタにプリロードし、DSVが負の場合にはDSVを反転して前記第3及び第4のカウンタにプリロードする、請求項24記載の記憶装置。

【請求項26】 前記第1の手段は、少なくとも現在より1データブロック前のデータを一時的に格納する格納手段を備えた、請求項14~25のうちいずれか1項記載の記憶装置。

### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はエンコード装置及び記憶装置に係り、特にマークエッジ記録方式で情報を記録する際に使用するエンコード装置及びこの様なエンコード装置を用いた記憶装置に関する。

【0002】従来の記録方式では、記録媒体に記録するマークの中心部分がデータの値を表している。これに対して、マークエッジ記録方式では、記録媒体に記録するマークのエッジ部分がデータの値を表している。このため、マークエッジ記録方式によれば、より高密度で情報50を記録媒体に記録でき、特に光磁気ディスク等の光ディ

スクに適した記録方式として注目されている。

【従来の技術】光ディスクにマークエッジ記録方式で情 報を記録する場合の規格として、「Data Inte rchange on 90 mm Optical Disk Cartridges], ISO/IEC JTC 1/SC 23 N705, 1. 23. 06 Draft 2 Dec 1994にて提案されている 規格がある。この規格の詳細な説明は省略するが、簡単 に説明すると、この規格によれば、光ディスク上の論理 トラックのセクタは0から順番に番号が付けられ、セク タレイアウトは図12に示すようになっている。

【0004】図12中、(a)はセクタのプリフォーマ ットされたヘッダを示し、(b) はユーザバイトが51 2 バイトの場合のセクタフォーマットを示し、(c)は ユーザバイトが2048バイトの場合のセクタフォーマ ットを示す。図12中、SMはセクタの開始位置を示す セクタマーク、VFO1, VFO2, VFO3は夫々V FO同期フィールド、AMはRLL(1,7)と呼ばれ るRLL (Run-Length Limited) コ ードでは発生しないビットパターンを有するアドレスマ ーク、ID1, ID2は夫々IDフィールド、PAはポ ストアンブル、PFHはプリフォーマットされたヘッ ダ、Gはギャップ、RFは記録フィールド、Sは同期フ ィールド、DFはデータフィールド、Bはバッファフィ ールドを示し、各フィールドの下に示す数字はバイト数 を表す。

【0005】上記規格で用いられるRLL(1,7)変 調コードは、雑音に影響されにくく、光ディスクから情 報を再生する際のデータ検出マージンが大きく取れるの で、従来の方式と比較すると有利である。他方、従来の 方式では、光ディスクに記録されたデータは微分検出を 行うため、論理値「1」の総和と論理値「0」の総和と が極端に異なってもスライスレベルに対する悪影響はな い。しかし、マークエッジ記録方式でRLL(2,7) 変調コードをパルス幅変調(PWM)して記録する場合 には、データの論理値「1」の総和と論理値「0」の総 和とが極端に異なり「1」又は「0」の方向に発散する こともあるため、非微分検出のPWM再生回路のスライ スレベルに対し、データが変動してしまうという問題が あった。

# [0006]

【発明が解決しようとする課題】マークエッジ記録方式 でRLL(1,7)変調コードを記録し、データの論理 値「1」の総和と論理値「0」の総和とが極端に異なる と、1セクタ内において光ディスクからの再生信号の直 流成分の平均値が大きすぎたり小さすぎたりしてしま う。この様な場合、再生信号を二値化する際に用いるス ライスレベルを設定することが難しくなり、記録データ を正確に再生することが困難になってしまうという問題 50 ットにおける PWMデータの極性に依存して加算するリ

があった。

【0007】上記規格では、リシンクバイトのパターン を適切に切り替えることにより、セクタ内のデータフィ ールドにおけるデータパターンの直流レベルの揺らぎ (不安定さ)を極力少なくすることが提案されているも のの、具体的な手段については未だ有効な手段が提案さ れていなかった。

6

【0008】そこで、本発明は、上記規格に適合し、任 意のデータに対して再生信号の直流成分を一定に保つこ とでデータ再生時のスライスレベルマージンを大きくす ることができ、データ再生の安定性及び信頼性を向上す ることができ、データパターンの直流レベルの揺らぎを 最小値に抑えることのできるエンコード装置及び記憶装 置を提供することを目的とする。

### [0009]

【課題を解決するための手段】上記の課題は、請求項1 記載の、記録媒体に記録するデータをエンコードするエ ンコード装置において、直流成分を持つパターンを発生 する所定変調コードによりコーディングされたデータを 20 PWMデータに変換する際に、データフィールド内のデ ータブロックとデータブロックとの間に、リシンクパタ ーンを有しデータフィールド内でクロックスリップが発 生した場合に同期を取るためのリシンクバイトを挿入す る第1の手段と、所定のデータブロックについて、PW Mデータの論理値「1」の個数と論理値「0」の個数の 総計の差を表すDSVを計算する第2の手段と、該DS Vが最小となるようなリシンクパターンのリシンクバイ トを現在のデータブロックに挿入するよう該第1の手段 を制御する第3の手段とを備えたエンコード装置によっ て達成される。

【0010】請求項2記載の発明では、請求項1記載の 発明において、前記第2の回路は、PWMデータの論理 値「1」の個数の総計をカウントする第1のカウンタ手 段と、PWMデータの論理値「O」の個数の総計をカウ ントする第2のカウンタ手段と、該第1及び第2のカウ ンタ手段の出力する総計の差からDSVをリアルタイム で求める加算手段とを含む。

【0011】請求項3記載の発明では、請求項2記載の 発明において、前記所定変調コードはRLL(1, 7) 変調コードであり、前記第2の手段は、直前のデータの 40 エンコードが確定する、RLL(1,7)変調コードに 変換されたリシンクバイトの第3ビット目以降で最後か ら5ビットより以前の所定番目のビットのタイミングで その時点までのDSVをラッチする。

【0012】請求項4記載の発明では、請求項3記載の 発明において、前記加算手段は、ラッチ直後のDSVに リシンクバイト自身の持つDSVを加算する加算部を含 む。請求項5記載の発明では、請求項4記載の発明にお いて、前記加算部は、シンクバイトの前記所定番目のビ

20

7

シンクバイトのDSVの極性を決定する。

【0013】請求項6記載の発明では、請求項2記載の 発明において、前記第2のカウンタ手段のビット反転入 力のために加算値が「1」だけ減少することを防ぐため に、前記加算手段のキャリィ入力端子に予め「1」をセ ットしておく。請求項7記載の発明では、請求項2又は 6 記載の発明において、前記第1のカウンタ手段は、P WMデータの論理値「1」の個数を第1のリシンクパタ ーンを有するリシンクバイトが挿入された場合について カウントする第1のカウンタと第2のリシンクパターン を有するリシンクバイトが挿入された場合についてカウ ントする第2のカウンタとからなり、前記第2のカウン タ手段は、PWMデータの論理値「1」の個数を第1の リシンクパターンを有するリシンクバイトが挿入された 場合についてカウントする第3のカウンタと第2のリシ ンクパターンを有するリシンクバイトが挿入された場合 についてカウントする第4のカウンタとからなり、前記 加算手段は、該第1及び第3のカウンタの計数値の差か SDSVを求める第1の加算部と該第2及び第4のカウ ンタの計数値の差からDSVを求める第2の加算部とか らなる。

【0014】請求項8記載の発明では、請求項7記載の発明において、前記加算手段は、前記第1の加算部の出力するDSVと前記第1のリシンクパターンを有するリシンクバイトのDSVとを加算して該第1のリシンクパターンのリシンクバイトを挿入されたPWMデータに対するDSVを出力する第3の加算部と、前記第2の加算部の出力するDSVと前記第2のリシンクパターンを有するリシンクバイトのDSVとを加算して該第2のリシンクパターンのリシンクバイトを挿入されたPWMデータに対するDSVを出力する第4の加算部とを更に備え、該第3及び第4の加算部は夫々桁上がりビットをDSVの極性が正であるか負であるかを示す判定信号として出力する。

【0015】請求項9記載の発明では、請求項8記載の発明において、前記第3の手段は、前記第3及び第4の加算部の出力するDSV及び判定信号に基づいて絶対値の小さい方のDSVを選択出力する選択手段を備えている。請求項10記載の発明では、請求項9記載の発明において、前記選択手段は、前記第3及び第4の加算部の出力するDSVを夫々DSV1、DSV2とすると、DSV1及びDSV2の絶対値が等しい場合、DSV1=DSV2であると前記第1のリシンクパターンを選択し、DSV1>0、且つ、DSV2<0であると前記第2のリシンクパターンを選択し、DSV1>0、を選択し、DSV1<0、且つ、DSV2>0であると該第1のリシンクパターンを選択する。

【0016】請求項11記載の発明では、請求項9記載の発明において、前記第3の手段は、前記選択手段より出力される絶対値の小さい方のDSVをリシンクバイト

の所定ビット目のタイミングで前記第1~第4のカウン タにプリロードするプリロード手段を更に有する。

8

【0017】請求項12記載の発明では、請求項11記載の発明において、前記プリロード手段は、前記選択手段が出力するDSVが正の場合にはDSVをそのまま前記第1及び第2のカウンタにプリロードし、DSVが負の場合にはDSVを反転して前記第3及び第4のカウンタにプリロードする。

【0018】請求項13記載の発明では、請求項1~12のうちいずれか1項記載の発明において、前記第1の手段は、少なくとも現在より1データブロック前のデータを一時的に格納する格納手段を備えている。上記の課題は、請求項14記載の、データをエンコードして記録媒体に記録する記憶装置において、直流成分を持つパターンを発生する所定変調コードによりコーディングされたデータをPWMデータに変換する際に、データフィールド内のデータブロックとデータブロックとの間に、リシンクパターンを有しデータフィールド内でクロックスリップが発生した場合に同期を取るためのリシンクバイトを挿入する第1の手段と、所定のデータブロックについて、PWMデータの論理値「1」の個数と論理値

「0」の個数の総計の差を表すDSVを計算する第2の 手段と、該DSVが最小となるようなリシンクパターン のリシンクバイトを現在のデータブロックに挿入するよ う該第1の手段を制御する第3の手段と、該第1の手段 で得られたPWMデータを記録媒体に記録する記録手段 とを備えた記憶装置によっても達成される。

【0019】請求項15記載の発明では、請求項14記載の発明において、前記第2の回路は、PWMデータの論理値「1」の個数の総計をカウントする第1のカウンタ手段と、PWMデータの論理値「0」の個数の総計をカウントする第2のカウンタ手段と、該第1及び第2のカウンタ手段の出力する総計の差からDSVをリアルタイムで求める加算手段とを含む。

【0020】請求項16記載の発明では、請求項15記載の発明において、前記所定変調コードはRLL(1,7)変調コードであり、前記第2の手段は、直前のデータのエンコードが確定する、RLL(1,7)変調コードに変換されたリシンクバイトの第3ビット目以降で最後から5ビットより以前の所定番目のビットのタイミングでその時点までのDSVをラッチする。

【0021】請求項17記載の発明では、請求項16記載の発明において、前記加算手段は、ラッチ直後のDSVにリシンクバイト自身の持つDSVを加算する加算部を含む。請求項18記載の発明では、請求項17記載の発明において、前記加算部は、シンクバイトの前記所定番目のビットにおけるPWMデータの極性に依存して加算するリシンクバイトのDSVの極性を決定する。

【0022】請求項19記載の発明では、請求項15記 載の発明において、前記第2のカウンタ手段のビット反

転入力のために加算値が「1」だけ減少することを防ぐ ために、前記加算手段のキャリィ入力端子に予め「1」 をセットしておく。請求項20記載の発明では、請求項 15又は19記載の発明において、前記第1のカウンタ 手段は、PWMデータの論理値「1」の個数を第1のリ シンクパターンを有するリシンクバイトが挿入された場 合についてカウントする第1のカウンタと第2のリシン クパターンを有するリシンクバイトが挿入された場合に ついてカウントする第2のカウンタとからなり、前記第 2のカウンタ手段は、PWMデータの論理値「1」の個 数を第1のリシンクパターンを有するリシンクバイトが **挿入された場合についてカウントする第3のカウンタと** 第2のリシンクパターンを有するリシンクバイトが挿入 された場合についてカウントする第4のカウンタとから なり、前記加算手段は、該第1及び第3のカウンタの計 数値の差からDSVを求める第1の加算部と該第2及び 第4のカウンタの計数値の差からDSVを求める第2の 加算部とからなる。

【0023】請求項21記載の発明では、請求項20記 載の発明において、前記加算手段は、前記第1の加算部 の出力するDSVと前記第1のリシンクパターンを有す るリシンクバイトのDSVとを加算して該第1のリシン クパターンのリシンクバイトを挿入されたPWMデータ に対するDSVを出力する第3の加算部と、前記第2の 加算部の出力するDSVと前記第2のリシンクパターン を有するリシンクバイトのDSVとを加算して該第2の リシンクパターンのリシンクバイトを挿入されたPWM データに対するDSVを出力する第4の加算部とを更に 備え、該第3及び第4の加算部は夫々桁上がりビットを DSVの極性が正であるか負であるかを示す判定信号と して出力する。

【0024】請求項22記載の発明では、請求項21記 載の発明において、前記第3の手段は、前記第3及び第 4の加算部の出力するDSV及び判定信号に基づいて絶 対値の小さい方のDSVを選択出力する選択手段を備え ている。請求項23記載の発明では、請求項22記載の 発明において、前記選択手段は、前記第3及び第4の加 算部の出力するDSVを夫々DSV1, DSV2とする と、DSV1及びDSV2の絶対値が等しい場合、DS V1=DSV2であると前記第1のリシンクパターンを 選択し、DSV1>0、且つ、DSV2<0であると前 記第2のリシンクパターンを選択し、DSV1<0、且 つ、DSV2>0であると該第1のリシンクパターンを 選択する。

【0025】請求項24記載の発明では、請求項22記 載の発明において、前記第3の手段は、前記選択手段よ り出力される絶対値の小さい方のDSVをリシンクバイ トの所定ビット目のタイミングで前記第1~第4のカウ ンタにプリロードするプリロード手段を更に有する。

載の発明において、前記プリロード手段は、前記選択手 段が出力するDSVが正の場合にはDSVをそのまま前 記第1及び第2のカウンタにプリロードし、DSVが負 の場合にはDSVを反転して前記第3及び第4のカウン タにプリロードする。

10

【0027】請求項26記載の発明では、請求項14~ 25のうちいずれか1項記載の発明において、前記第1 の手段は、少なくとも現在より1データブロック前のデ ータを一時的に格納する格納手段を備えている。

### [0028]

【作用】請求項1記載の発明によれば、DSVを最小に するようにリシンクバイトのリシンクパターンを選択す る際に、DSVをハードウェアにより計算することがで きる。従って、上記規格に適合し、任意のデータに対し て再生信号の直流成分を一定に保つことでデータ再生時 のスライスレベルマージンを大きくすることができ、デ ータ再生の安定性及び信頼性を向上することができる、 データパターンの直流レベルの揺らぎを最小値に抑える ことが可能となる。

【0029】請求項2記載の発明によれば、比較的簡単 な回路で高速にDSVを計算することができる。請求項 3記載の発明によれば、各データブロックの最終バイト の次に付加するリシンクバイトの部分では、RLL

(1,7)変調コードでコーディングされたリシンクバ イトの所定番目のビットの位置で直前のデータのエンコ ードが確定するので、この時点までのDSVをこの所定 番目のビットの位置でラッチすることができる。

【0030】請求項4記載の発明によれば、リシンクバ イト自身が持つDSVは予め決定しておりリアルタイム で計算する必要もないので、時間の制約が長い加算処理 を行うことができる。請求項5記載の発明によれば、判 定信号を用いてリシンクバイトのDSVを加算するべき か減算するべきかを判定することができる。

【0031】請求項6記載の発明によれば、加算部のビ ット反転入力により加算値が「1」だけ減少することを 防止できる。請求項7記載の発明によれば、2種類のリ シンクパターンについてDSVを独立に同時に計算する ことができるので、DSVを髙速に計算可能である。

【0032】請求項8記載の発明によれば、桁上がりビ ットを用いてDSVの絶対値を容易に求めることが可能 40 となる。請求項9記載の発明によれば、簡単な回路によ り絶対値の小さい方のDSVを求めることができる。

【0033】請求項10記載の発明によれば、DSVの 絶対値が等しくても、選択するべきリシンクパターンを 決定できる。請求項11記載の発明によれば、適切なタ イミングで小さい方のDSVをカウンタへプリロードで

【0034】請求項12記載の発明によれば、正しいP WMデータが得られるようにカウンタへのプリロードを 【0026】請求項25記載の発明では、請求項24記 50 行うことができる。請求項13記載の発明によれば、記

録媒体への書き込みが開始されるまでの間に1データブロック前のDSVを計算して現在の1データブロックのDSVを最小とするリシンクバイトのリシンクパターンを決定することができる。

【0035】請求項14記載の発明によれば、DSVを 最小にするようにリシンクバイトのリシンクパターンを 選択する際に、DSVをハードウェアにより計算するこ とができる。従って、上記規格に適合し、任意のデータ に対して再生信号の直流成分を一定に保つことでデータ 再生時のスライスレベルマージンを大きくすることがで き、データ再生の安定性及び信頼性を向上することがで き、データパターンの直流レベルの揺らぎを最小値に抑 えることが可能となる。

【0036】請求項15記載の発明によれば、比較的簡単な回路で高速にDSVを計算することができる。請求項16記載の発明によれば、各データブロックの最終バイトの次に付加するリシンクバイトの部分では、RLL(1,7)変調コードでコーディングされたリシンクバイトの所定番目のビットの位置で直前のデータのエンコードが確定するので、この時点までのDSVをこの所定番目のビットの位置でラッチすることができる。

【0037】請求項17記載の発明によれば、リシンクバイト自身が持つDSVは予め決定しておりリアルタイムで計算する必要もないので、時間の制約が長い加算処理を行うことができる。請求項18記載の発明によれば、判定信号を用いてリシンクバイトのDSVを加算するべきか減算するべきかを判定することができる。

【0038】請求項19記載の発明によれば、加算部のビット反転入力により加算値が「1」だけ減少することを防止できる。請求項20記載の発明によれば、2種類のリシンクパターンについてDSVを独立に同時に計算することができるので、DSVを高速に計算可能である。

【0039】請求項21記載の発明によれば、桁上がりビットを用いてDSVの絶対値を容易に求めることが可能となる。請求項22記載の発明によれば、簡単な回路により絶対値の小さい方のDSVを求めることができる。

\*【0040】請求項23記載の発明によれば、DSVの 絶対値が等しくても、選択するべきリシンクパターンを 決定できる。請求項24記載の発明によれば、適切なタ イミングで小さい方のDSVをカウンタへプリロードで きる。

12

【0041】請求項25記載の発明によれば、正しいPWMデータが得られるようにカウンタへのプリロードを行うことができる。請求項26記載の発明によれば、光ディスクへの書き込みが開始されるまでの間に1データブロック前のDSVを計算して現在の1データブロックのDSVを最小とするリシンクバイトのリシンクパターンを決定することができる。

【0042】従って、本発明によれば、上記規格に適合し、任意のデータに対して再生信号の直流成分を一定に保つことでデータ再生時のスライスレベルマージンを大きくすることができ、データ再生の安定性及び信頼性を向上することができ、データパターンの直流レベルの揺らぎを最小値に抑えることが可能となる。

[0043]

20

【実施例】上記規格によれば、データフィールドDFは ユーザが自由にデータを書き込めるユーザデータバイト と、誤り検出に使用されるCRC (Cyclic Re dundancy Check) コードが書かれるCR Cバイトと、誤り訂正に使用されるECC(Error Correction Code) コードが書かれるE CCバイトと、リシンクバイトとからなる。 リシンクバ イトは、データフィールドDF内で大きな欠陥等による クロックスリップが発生した場合に同期を取り直してユ ーザデータ内で誤りが広がることを防止するために設け られている。リシンクバイトは、2バイト分のチャネル ビットからなる次のいずれかのリシンクパターンを有 し、X及びYは直前又は直後のデータパターンに基づい て「0」又は「1」に設定される。これらのリシンクバ イトのパターンは、RLL(1, 7)変調コードでは発 生しない2種類のパターンRSA、RSBとなってい

[0044]

RSA:

0X0 100 000 001 000 000 100 00Y

RSB:

0X0 100 000 001 000 000 101 00Y

光ディスク上のフォーマットされた領域に全てのデータを記録するのに使用されるRLL(1,7)変調コードは、図1に示すように定義される。図1は入力ビットがチャネルビットに変換される様子を示し、同図中、「not00」は「01」、「10」又は「11」であることを示し、「X」は値が「0」又は「1」であることを示す。RLL(1,7)変調コーディング(符号化)は、変換するベきフィールドの最初のバイトの最初のビ

ットから開始され、リシンク領域の後は、コーディング がリシンクバイトの最後の2つの入力ビットから再開さ れる。

【0045】データフィールドDF内での記録は、図2 及び図3に示す順序で行われる。図2は、セクタが51 2バイトからなりECCが5インターリーブを用いる場合を示し、図3は、セクタが2048バイトからなりE 50 CCが20インターリーブを用いる場合を示す。図2及

50

び図3中、記録は左から右へ、且つ、上から下へ行われる。又、SBはシンクバイト、Dはユーザバイト、RSはリシンクバイト、CはCRC用のチェックバイト、EはECC用のチェックバイト、FmはFFバイトを示す。

【0046】従って、図2の場合には、最初の104行が列0~4にユーザバイト、4つのFFバイト及び4つのCRC用のチェックバイトを含み、次の16行はECC用のチェックバイトのみを含む。又、図3の場合には、最初の103行が列0~19にユーザバイト、8つのFFバイト及び4つのCRC用のチェックバイトを含み、次の16行はECC用のチェックバイトのみを含む。

【0047】ところで、上記規格によれば、セクタ内のデータフイールドにおけるデータパターンの直流レベルの揺らぎを極力少なくするために、リシンクバイトのパターン中、「1」の総数は奇数から偶数又は偶数から奇数に切替可能である。つまり、上記2種類のリシンクバイトのパターンRSA、RSBのうち、直流レベルの揺らぎを最小値に抑えることのできるパターンが選択される。

【0048】どちらのパターンのリシンクバイトを使用 するかは、次のように決定される。先ず、PPM(Pu lse Position Modulation) デー タで表されるチャネルビットを、処理を簡単にするため にPWMデータに変換する。例えば、PPMデータ が「. . . 0010100010010. . . 」であれ ば、「. . . 0011000011100. . . 」なる PWMデータに変換される。次に、PWMデータの論理 値「0」を「-1」とみなし、論理値「1」を「+1」 とみなして、PWMデータの論理値「1」の個数と論理 値「0」の個数との総計の差であるDSV(Digit al Sum Value)を計算する。図4は、上記 例におけるPPMデータ及びPWMデータと光ディスク 上に記録されるマークとの関係を示す図であり、この場 合のDSVmはDSVm= (+5-4+8-5...) から計算される。光ディスクへの記録時に、このDSV mが最小であればデータパターンの直流レベルの揺らぎ が最小値に抑えられる。

【0049】リシンク領域は、2つの部分( $RS \parallel INV$ )に分割され、これらの分割部分はPPMデータで次の式により定義される。

RS=0X01000000100000010 INV=00Y(INV1)又は100Y(INV2) 又、ユーザデータは、m=1~N、1024バイトのセ クタの場合のNをN=39、512バイトのセクタの場 合のNをN=30とすると、次の式で定義される。

【0050】VFO3 || SYNC || B0 || RS1 || IN V1 (又はINV2) || B1 || RS2 || . . . || INV 1 (又はINV2) || Bm || RSm+1 || . . . || IN 14

V1 (又はINV2) || BN

関数DSV(z)は、PPMデータ列である引き数 (z)が、引き数(z)のデータの直前のPWMデータ の最後のPWM状態に基づいたPWMデータの和となる ように定義される。

【0051】又、INV1又はINV2は、以下のアルゴリズムを用いてmステップで選択される。

P0=DSV (VFO3 | SYNC | B0 | RS1) Pm=Pm-1+DSV (INV1 | Bm | RSm+

又はPm=Pm-1+DSV (INV2  $\parallel Bm \parallel RSm+1$ )

| Pm | が最小となるように I N V 1 又は I N V 2 を選択

PN=PN-1+DSV (INV1 || BN) 又はPN=PN-1+DSV (INV2 || BN) | PN | が最小となるようにINV1又はINV2を選

上記のアルゴリズムに従った処理は、1024バイトの セクタの場合のNをN=39、512バイトのセクタの 場合のNをN=30とすると、m=1~Nについて繰り 返される。 | Pm | がどちらのリシンクパターンRS A, RSBでも同じ値となれば、上記リシンクパターン RSA, RSBのうち最初の方のパターンRS Aが選択 される。上記の如く、RLL(1,7)変調コードをP WMデータに変換する際に、データブロックとデータブロックとの間のリシンクバイトのリシンクパターンに含まれる「1」の個数によって、後続のデータブロックにおけるPWMデータの「1」の部分と「0」の部分とが 50 反転する。従って、上記規格では、この性質を利用してセクタ内のデータフィールドにおけるデータパターンの直流レベルの揺らぎを極力少なくすることができる。

【0053】上記の如きDSVの計算を、ソフトウェアにより行うことが考えられる。しかし、ソフトウェアにより計算を行う場合には、特定のセクタの前のセクタにおいてDSVの計算を終了しておく必要があり、計算を行うマイクロプロセッサ(MPU)等の負荷が大きく、ソフトウェアの計算速度を考慮するとDSVの計算をリアルタイムに行うことは難しい。又、MPU等がDSVの計算を行っている間は、MPU等に他の処理を行わせることはできず、他の処理が待ち状態となってしまう。このため、DSVの計算をソフトウェアで行うことは、

あまり現実的ではない。

【0054】そこで、本発明では、DSVの計算をハードウェアにより行うことで、DSVの計算をリアルタイムに行うことを可能とする。又、このハードウェアによるDSVの計算結果を用いて、DSVが最小となるようなリシンクパターンを選択して生成し、光ディスクに記録するデータに挿入することにより、データ再生時の安定性及び信頼性を向上する。

【0055】図5は、本発明になる記憶装置の一実施例の概略構成を示すプロック図である。本実施例では、本発明が光ディスク装置に適用されている。同図中、光ディスク装置は、SCSiプロトコルコントローラ(SPC)1、データバッファ2、フォーマッタ(FMT)3、MPU4、ECCプロセッサ(ECCP)5、エンコーダ/デコーダ6、レーザダイオード(LD)制御部7、LD8a及びフォトダイオード(PD)8bを有する光学ヘッド8、光ディスク10を回転させるスピンドルモータ9、リードアンプ12、VFO(PLL)13、14及び制御回路15からなる。

【0056】SPC1はSCSiインタフェースを介してパーソナルコンピュータやワークステーション等のホスト装置(図示せず)に接続されており、SCSiプロトコルを制御する。SPC1は、ホスト装置からのデータをデータバッファ2へ転送したり、データバッファ2からのデータをホスト装置へ転送したりする。MPU4は、SPC1からのコマンドを解析してデータの転送を指示すると共に、光学ヘッド8が光ディスク10上の所望の記録位置を走査するように、制御回路15を介して光ディスク装置のヘッド駆動部(図示せず)やスピンドルモータ駆動部(図示せず)やスピンドルモータ駆動部(図示せず)やスピンドルモータ駆動部(図示せず)等の各種駆動部を制御する。又、MPU4は、データバッファ2内の光ディスク10上に記録するできデータにECCコードを付加する。

【0057】エンコーダ/デコーダ6は、ECCP5を介して得られるデータをエンコード(符号化)し、LD制御部7を介して光学ヘッド8のLD8aに供給されるLD電流を制御する。エンコードには2つの段階があり、先ずデータがRLL(1,7)変調コードにエンコードされ、次にRLL(1,7)変調コードがPWMデータにエンコード(変換)される。LD8aから出射されるレーザビームは、光ディスク10上に照射されてデータを表すマークとして記録される。

【0058】他方、光学ヘッド8のPD8bが光ディスク10から受光したレーザビームは、電流に変換され、リードアンプ12により増幅されて二値信号に変換されてからVFO13,14に供給される。VFO13,14からの再生データは、エンコーダ/デコーダ6によりデコード(復号化)される。

【0059】本発明になる光ディスク装置は、図5中、

エンコーダ/デコーダ6に特徴があるものであり、その他の部分には例えば公知の回路等を用いることが可能である。例えば、SPC1、FMT3及びECCP5からなる部分は、MB86506なる半導体チップで実現可能であり、MPU4は68302なる半導体チップで実現可能である。

16

【0060】図6は、エンコーダ/デコーダ6の一実施例を示すブロック図である。同図中、半導体チップ20は、図5に示すSPC1、FMT3及びECCP5からなる半導体チップ(フォーマッタECCP) MB86506である。エンコーダ/デコーダ6のエンコーダ部分は、VFOレジスタ21、シンクバイトレジスタ22、RAM等のデータバッファ23、マルチプレクサ24、エンコーダ25、パラレル・シリアル(P/S)変換器26、エンコーダ27、リシンクパターン生成部28、リシンクパターン挿入部29、DSV計算回路30、ライトシーケンスカウンタ31、マルチプレクサ32及びパルス列生成部33からなる。上記エンコーダ/デコーダ6のエンコーダ部分は、本発明になるエンコード装置の一実施例に対応する。

【0061】ライトシーケンスカウンタ31は、チャネルビットクロックやバイトクロック等のクロック信号に基づいて各種タイミング信号を生成して、エンコーダ/デコーダ6内の各部の動作タイミングを制御する。1チャネルビットクロックは、RLL(1,7)変調コードのデータの1ビットに対応する。又、バイトクロックは、本実施例ではチャネルビットクロックを12分周したクロックである。

【0062】VFOレジスタ21はVFO同期フィール ドに書き込まれるVFOパターンを格納し、シンクバイ 30 トレジスタ22は同期フィールドに書き込まれるシンク バイトを格納する。データバッファ23はP/S変換器 26を介して得られる半導体チップ20からの20~3 2バイトのデータ、即ち、少なくとも1データブロック 分のデータを格納する。現在のデータブロックのDSV は、上記の如く前のデータプロックのリシンクバイトを 用いて予め計算しておく必要があるので、本実施例では データをエンコーダ27に供給する1データプロック前 にデータがデータバッファ23に供給され、1データブ ロック遅らせてから、つまり、DSVの計算結果がDS 40 V計算回路30から得られてからデータをデータバッフ ァ23から読み出す。データバッファ23からのデータ の読み出しタイミングは、ライトシーケンスカウンタ3 1からのリードタイミング信号に基づいて制御される。 VFOレジスタ21からのVFOパターンと、シンクバ イトレジスタ22からのシンクバイトと、データバッフ ァ23からのデータは、マルチプレクサ24により多重 化され、エンコーダ25によりRLL(1,7)変調コ ードにエンコードされる。この際、エンコーダ25は、 50 後述するDSV計算回路30から得られるDSVを最小

18

とするリシンクパターンを、ライトシーケンスカウンタ31からの挿入タイミング信号に基づいたタイミングで挿入する。エンコーダ25から出力されるRLL(1,7)変調コードは、後述するマルチプレクサ32へ供給される。

【0063】尚、本実施例におけるデータバッファ23のバイト数は、図5に示すMPU4から任意に変更可能である。エンコーダ25に供給されるリシンクパターンRSA又はRSBは、リシンクパターン生成部28からリシンクパターン挿入部29及びDSV計算回路30を介して供給しても、シンクバイトレジスタ22にリシンクパターンRSA、RSBを格納しておいてマルチプレクサ24を介して供給する方法を取っても良い。

【0064】他方、P/S変換器26からのデータは、エンコーダ27によりRLL(1,7)変調コードにエンコードされ、リシンクパターン挿入部29へ供給される。リシンクパターン生成部28は、ライトシーケンスカウンタ31からのタイミング信号に基づいて上記2種類のリシンクパターンRSA,RSBを生成し、リシンクパターン挿入部29は、リシンクパターンRSA,RSBをRLL(1,7)変調コードに基づいて、ライトシーケンスカウンタ31からのタイミング信号に応答してDSVを各リシンクパターンRSA,RSBについて、ライトシーケンスカウンタ31からのタイミング信号に応答してDSVを各リシンクパターンRSA,RSBについて計算する。又、DSV計算回路30は、DSVが最小となる方のリシンクパターンを上記エンコーダ25に供給する。

【0065】マルチプレクサ32には、エンコーダ24からのRLL(1,7)変調コード及びIDフォーマッタ(図示せず)からのフォーマットコードが供給される。パルス列生成部33は、RLL(1,7)モードの他に、例えばRLL(2,7)モード、イレーズ(消去)モード及びIDフォーマットモードを有する。RLL(1,7)モードの場合、パルス列生成部33は、記録の先頭部分では3T/2幅のライトパルスをLD8aのライトパワーPw1に対応するレベルで出力し、記録の終了部分では1T幅だけLD8aのライトパワーを0にする。又、2T以上のライトデータに対しては、T/2幅でLD8aのライトパワーPw2に対応するレベルのパルス列を追加する。尚、パルス列生成部33の他のモードは本発明とは直接関係がないので、これらの他のモードの説明は省略する。

【0066】図7は、光ディスク10上に記録されるパターンが最密(1T)パターンである場合のチャネルビットクロック17WCCと、データ列17WDTと、光ディスク10上のマークのドメインと、パルス列生成部33の出力レベルとの関係を示す図である。この場合、ライトパルスの後半に付加されるパルス列は存在せず、ライトパワーはPa及びPw1のみに左右される。

【0067】図8は、光ディスク10上に記録されるパターンが2Tパターンである場合のチャネルビットクロック17WCCと、データ列17WDTと、光ディスク10上のマークのドメインと、パルス列生成部33の出力レベルとの関係を示す図である。この場合、ライトパルスの後半に付加されるパルス列は存在せず、ライトパワーはPa、Pw1及びPw2に左右される。

【0068】図9は、光ディスク10上に記録されるパターンがRLL(1,7)変調コードの最粗(7T)パ10 ターンである場合のチャネルビットクロック17WCCと、データ列17WDTと、光ディスク10上のマークのドメインと、パルス列生成部33の出力レベルとの関係を示す図である。この場合、ライトパルスの後半に付加されるパルス列が存在し、ライトパワーはPa、Pw1及びPw2に左右される。

【0069】図10は、DSV計算回路30の一実施例を示すプロック図である。同図中、DSV計算回路30は、入力部41、カウント部42、DSV計算部43、DSV選択部44及びプリロード部45からなる。図11は、図10に示すDSV計算回路30の構成をより詳細に示すプロック図である。図11中、入力部41は、JKフリップフロップ411、412からなる。カウント部42は、カウンタ421~424とDフリップフロップ425~428とからなる。DSV計算部43は、加算器431~434からなる。DSV選択部44は、絶対値回路441、442と、比較器443と、マルチプレクサ444とからなる。又、プリロード部45は、プリロード回路451からなる。

【0070】尚、リシンクパターン挿入部29は、マル 30 チプレクサ291, 292からなる。マルチプレクサ2 91には、図6に示すエンコーダ27からのRLL (1, 7)変調コードとリシンクパターン生成部28か らの一方のリシンクパターンRSAが供給される。マル チプレクサ292には、エンコーダ27からのRLL (1,7)変調コードとリシンクパターン生成部28か らの他方のリシンクパターンRSBが供給される。 【0071】従って、入力部41のJKフリップフロッ プ411のJ入力端子及びK入力端子には、RLL (1, 7) 変調コードに変換されたデータ列17WDT 40 が入力され、クロック入力端子にはチャネルビットクロ ック17WCCが入力される。同様に、JKフリップフ ロップ412のJ入力端子及びK入力端子には、RLL (1.7) 変調コードに変換されたデータ列17WDT が入力され、クロック入力端子にはチャネルビットクロ ック17WCCが入力される。これにより、入力部41 は、データ列17WDTをチャネルビットクロック17 WCCでラッチしてデータの同期を取る。次に、JKフ リップフロップ411,412でチャネルビットクロッ ク17WCCをトグルさせて、マークエッジ記録のため 50 の PWMデータ (ライトパルス) を生成する。 PWMデ

20

ータは、カウント部42の各カウンタ421~424の イネーブル入力端子ENに入力されるが、カウンタ42 2, 424についてはPWMデータが反転されてからイ ネーブル入力端子ENに入力される。

【0072】尚、図11中、入力部41、カウント部4 2、DSV計算部43及びプリロード部45の大略上半 分がリシンクパターンRSAを挿入する回路部分であ り、下半分がリシンクパターンRSBを挿入する回路部 分である。入力部41からのPWMデータは、カウント 部42の各カウンタ421~424のイネーブル入力端 子ENに入力されるが、カウンタ422, 424につい てはPWMデータが反転されてからイネーブル入力端子 ENに入力される。又、カウンタ421~424のロー ド入力端子LDには、図6に示すライトシーケンスカウ ンタ31からのプリロードパルスCC3Fが反転して入 力される。更に、カウンタ421~424のロード値入 力端子には、後述するプリロード部45からのロード値 が入力される。

【0073】カウント部42は、PWMデータの「1」 の部分と「0」の部分とを独立にカウントする。つま り、カウンタ421はPWMデータの「1」の部分をカ ウントし、カウンタ422はPWMデータの「O」の部 分をカウントして、夫々の部分の長さを計測する。同様 に、カウンタ423はPWMデータの「1」の部分をカ ウントし、カウンタ424はPWMデータの「O」の部 分をカウントして、夫々の部分の長さを計測する。カウ ンタ421~424の出力は対応するフリップフロップ 425~528~入力され、例えばリシンクバイトの第 3 ビット目でアクティブとなるラッチクロックLTHに よりラッチされる。これにより、ここまでのDSVを保 存することができる。

【〇〇74】尚、ラッチクロックLTHは、ライトシー ケンスカウンタ31から供給されるが、アクティブとな るタイミングはリシンクバイトの第3ビット目以降で、 且つ、リシンクバイトの最終ビットより5ビット以前で あれば良い。このように、DSVをラッチするタイミン グを、図6に示すエンコーダ27で値が確定した後ので きるだけ早い時期又は直後に設定することで、DSV計 算を開始するタイミングを最大限早くすることが可能と なり、DSV計算のための時間を確実に確保することが できる。

【0075】フリップフロップ425の出力及びフリッ プフロップ426の反転出力は、夫々DSV計算部43 の加算器431に入力される。これにより、ラッチされ たPWMデータの「1」の部分と「0」の部分との差が であるDSVが計算される。又、フリップフロップ42 7の出力及びフリップフロップ428の反転出力は、夫 々DSV計算部43の加算器432に入力される。従っ て、ラッチされたPWMデータの「1」の部分と「0」 の部分との差であるDSVが計算される。

【0076】尚、本実施例では、加算器431,432 のキャリィ入力端子CYに「1」を入力することで、カ ウント部42のカウンタ422,424のビット反転入 力のために加算値が「1」だけ減少してしまう加算時の 誤差を補正している。又、リシンクパターンRSAを有 するリシンクバイトの第21ビット目に「1」を挿入す ればリシンクパターンRSBが生成できるので、リシン クパターンRSA, RSBを有するリシンクバイトの第 20ビット目までのDSVは同じである。このため、こ こまでのリシンクパターンの持つDSVが2系統とも同 じであることを利用し、最初はプリロードパルスCC3 Fがカウンタ421~424のロード入力端子LDに入 力されるが、その後はプリロード部45からのロード値 を入力することにより、そのDSVをラッチした直後に 加算器431,432で加算する。

【0077】加算器431が出力するDSVは、加算器 433にてリシンクパターンRSAのDSVと加算され る。同様に、加算器432が出力するDSVは、加算器 434にてリシンクパターンRSBのDSVと加算され 20 る。リシンクパターンRSA, RSBのDSVは夫々± 3であり、リシンクパターンRSA, RSBのDSV は、予めDSVをカウント部42においてラッチする前 のPWMデータの状態に応じて選択される。本実施例で は、リシンクバイトの第3ビット目でラッチされたPW Mデータが正であれば、リシンクパターンRSA, RS BのDSVは正である。これにより、加算器433から はリシンクパターンRSAが挿入されたPWMデータに 対するDSVが出力され、加算器434からはリシンク パターンRSBが挿入されたPWMデータに対するDS Vが出力される。

【0078】尚、加算器433,434の桁上がりビッ トは、DSVが正であるか負であるかを判定するための ビットとして使用される。例えば、桁上がりビットが 「1」の場合には、加算器433,434の出力するD SVが正であることを示す。加算器433、434の出 力するDSVは、DSV選択部44内の対応する絶対値 回路441、442に入力される。加算器433、43 4の桁上がりビットに基づいて絶対値回路441,44 2が出力するDSVの絶対値は、比較器443に入力さ 40 れる。比較器443は、絶対値の小さい方のDSVが選 択されるように、リシンクパターンRSA又はRSBを 選択する選択信号を出力する。この選択信号は、マルチ プレクサ444に入力され、加算器433,434から 出力されるDSVのうち小さい方のDSVを出力させ る。この選択信号は、図6に示すエンコーダ25にも入 力される。マルチプレクサ444の出力するDSVは、 プリロード部45のプリロード回路451に入力され

【0079】尚、比較器443は、絶対値回路441, 50 442の出力するDSVの絶対値が等しい場合には、加 算器433,434の出力するDSVを夫々DSV1,DSV2とすると、以下の規則に従ってリシンクパターンRSA又はRSBを選択する。つまり、DSV1=DSV2であるとリシンクパターンRSAを選択し、DSV1>0、且つ、DSV2<0であるとリシンクパターンRSBを選択し、DSV1<0、且つ、DSV2>0であるとリシンクパターンRSBを選択し、DSV1<0、且つ、DSV2>0であるとリシンクパターンRSAを選択する。

【0080】プリロード部45において、プリロード回路451は、DSV選択部44のマルチプレクサ444の出力するDSVがDSV $\geq$ 0であればそのDSVをそのままロード値としてカウント部42のカウンタ421,423へ入力する。他方、DSV選択部44のマルチプレクサ444の出力するDSVがDSV<0であればそのDSVを反転してからロード値としてカウント部42のカウンタ422,424へ入力する。

【0081】ところで、DSV選択部44のマルチプレクサ444により選択された絶対値の小さい方のDSVは、次の計算が行われる前にカウント部42のカウンタ421~424にロード値としてプリロードしておく必要がある。そこで、本実施例では、リシンクバイトの第20ビット目でプリロードパルスCC3Fに基づいてプリロード回路451からのロード値をカウンタ421~424にプリロードする。又、カウント部42内のカウンタ421~424へのデータのロードは、先ず最初に同期フィールドVFO及びシンクバイトSBのDSVを予め第1番目のデータブロックのDSVを計算する前に行うことが好ましい。この場合、予め計算した同期フィールドVFO及びシンクバイトSBのDSVをレジスタ(図示せず)に格納しておき、DSVの計算が開始される前に読み出してカウンタ421~424~ロードする。

【0082】尚、DSV選択部44で選択されなかったDSVを処理する側の回路系(図11中、上又は下側)において、リシンクバイトを挿入されたPWMデータは、他方の側の回路系におけるPWMデータと比較すると、リシンクバイトの第20ビット目以降で極性が逆となっている。そこで、PWMデータの極性をリシンクバイトのどこかで反転しておく必要がある。本実施例では、リシンクバイトの第14ビット目から第17ビット目の間で、DSV選択部44で選択されなかったDSVを処理する側の回路系におけるPWMデータの極性を反転する構成を用いる。

【0083】更に、上記実施例では、RLL(1,7)変調コードが用いられているが、本発明はこれに限定されるものではなく、直流成分を持つパターンを発生する変調コードについても同様の効果を得ることが可能である。以上、本発明を実施例により説明したが、本発明はこれらの実施例に限定されるものではなく、種々の変形及び改良が可能であることは言うまでもない。

[0084]

【発明の効果】請求項1記載の発明によれば、DSVを 最小にするようにリシンクバイトのリシンクパターンを 選択する際に、DSVをハードウェアにより計算するこ とができる。従って、上記規格に適合し、任意のデータ に対して再生信号の直流成分を一定に保つことでデータ 再生時のスライスレベルマージンを大きくすることがで き、データ再生の安定性及び信頼性を向上することがで き、データパターンの直流レベルの揺らぎを最小値に抑 えることが可能となる。

10 【0085】請求項2記載の発明によれば、比較的簡単な回路で高速にDSVを計算することができる。請求項3記載の発明によれば、各データブロックの最終バイトの次に付加するリシンクバイトの部分では、RLL

(1, 7)変調コードでコーディングされたリシンクバイトの所定番目のビットの位置で直前のデータのエンコードが確定するので、この時点までのDSVをこの所定番目のビットの位置でラッチすることができる。

【0086】請求項4記載の発明によれば、リシンクバイト自身が持つDSVは予め決定しておりリアルタイムで計算する必要もないので、時間の制約が長い加算処理を行うことができる。請求項5記載の発明によれば、判定信号を用いてリシンクバイトのDSVを加算するべきか減算するべきかを判定することができる。

【0087】請求項6記載の発明によれば、加算部のビット反転入力により加算値が「1」だけ減少することを防止できる。請求項7記載の発明によれば、2種類のリシンクパターンについてDSVを独立に同時に計算することができるので、DSVを高速に計算可能である。

【0088】請求項8記載の発明によれば、桁上がりビ 30 ットを用いてDSVの絶対値を容易に求めることが可能 となる。請求項9記載の発明によれば、簡単な回路によ り絶対値の小さい方のDSVを求めることができる。

【0089】請求項10記載の発明によれば、DSVの 絶対値が等しくても、選択するべきリシンクパターンを 決定できる。請求項11記載の発明によれば、適切なタ イミングで小さい方のDSVをカウンタへプリロードで きる。

【0090】請求項12記載の発明によれば、正しいPWMデータが得られるようにカウンタへのプリロードを40行うことができる。請求項13記載の発明によれば、記録媒体への書き込みが開始されるまでの間に1データブロック前のDSVを計算して現在の1データブロックのDSVを最小とするリシンクバイトのリシンクパターンを決定することができる。

【0091】請求項14記載の発明によれば、DSVを 最小にするようにリシンクバイトのリシンクパターンを 選択する際に、DSVをハードウェアにより計算するこ とができる。従って、上記規格に適合し、任意のデータ に対して再生信号の直流成分を一定に保つことでデータ 50 再生時のスライスレベルマージンを大きくすることがで

き、データ再生の安定性及び信頼性を向上することができ、データパターンの直流レベルの揺らぎを最小値に抑えることが可能となる。

【0092】請求項15記載の発明によれば、比較的簡単な回路で高速にDSVを計算することができる。請求項16記載の発明によれば、各データブロックの最終バイトの次に付加するリシンクバイトの部分では、RLL(1,7)変調コードでコーディングされたリシンクバイトの所定番目のビットの位置で直前のデータのエンコードが確定するので、この時点までのDSVをこの所定番目のビットの位置でラッチすることができる。

【0093】請求項17記載の発明によれば、リシンクバイト自身が持つDSVは予め決定しておりリアルタイムで計算する必要もないので、時間の制約が長い加算処理を行うことができる。請求項18記載の発明によれば、判定信号を用いてリシンクバイトのDSVを加算するべきか減算するべきかを判定することができる。

【0094】請求項19記載の発明によれば、加算部のビット反転入力により加算値が「1」だけ減少することを防止できる。請求項20記載の発明によれば、2種類のリシンクパターンについてDSVを独立に同時に計算することができるので、DSVを高速に計算可能である。

【0095】請求項21記載の発明によれば、桁上がりビットを用いてDSVの絶対値を容易に求めることが可能となる。請求項22記載の発明によれば、簡単な回路により絶対値の小さい方のDSVを求めることができる。

【0096】請求項23記載の発明によれば、DSVの 絶対値が等しくても、選択するべきリシンクパターンを 決定できる。請求項24記載の発明によれば、適切なタ イミングで小さい方のDSVをカウンタへプリロードで きる。

【0097】請求項25記載の発明によれば、正しいPWMデータが得られるようにカウンタへのプリロードを行うことができる。請求項26記載の発明によれば、光ディスクへの書き込みが開始されるまでの間に1データブロック前のDSVを計算して現在の1データブロックのDSVを最小とするリシンクバイトのリシンクパターンを決定することができる。

【0098】従って、本発明によれば、上記規格に適合し、任意のデータに対して再生信号の直流成分を一定に保つことでデータ再生時のスライスレベルマージンを大きくすることができ、データ再生の安定性及び信頼性を向上することができ、データパターンの直流レベルの揺らぎを最小値に抑えることが可能となる。

# 【図面の簡単な説明】

【図1】入力ビットがチャネルビットに変換される様子 を示す図である。

【図2】セクタが512バイトからなりECCが5イン 50

ターリーブを用いる場合のデータフィールドDF内での 記録順序を示す図である。

24

【図3】セクタが2048バイトからなりECCが20 インターリーブを用いる場合のデータフィールドDF内 での記録順序を示す図である。

【図4】 P P M データ及び P W M データと光ディスク上 に記録されるマークとの関係を示す図である。

【図5】本発明になる記憶装置の一実施例の概略構成を 示すブロック図である。

10 【図 6】エンコーダ/デコーダの一実施例を示すブロック図である。

【図7】光ディスク上に記録されるパターンが最密(1 T)パターンである場合のチャネルビットクロック17 WCCと、データ列17WDTと、光ディスク上のマー クのドメインと、パルス列生成部の出力レベルとの関係 を示す図である。

【図8】光ディスク上に記録されるパターンが2Tパターンである場合のチャネルビットクロック17WCCと、データ列17WDTと、光ディスク上のマークのドメインと、パルス列生成部の出力レベルとの関係を示す図である。

【図9】光ディスク上に記録されるパターンがRLL (1,7)変調コードの最粗 (7T)パターンである場合のチャネルビットクロック17WCCと、データ列17WDTと、光ディスク上のマークのドメインと、パルス列生成部の出力レベルとの関係を示す図である。

【図10】DSV計算回路の一実施例を示すプロック図である。

【図11】図10に示すDSV計算回路の構成をより詳細に示すプロック図である。

【図12】提案されている規格のセクタレイアウトを説明する図である。

# 【符号の説明】

- 1 SPC
- 2 データバッファ
- 3 FMT
- 4 MPU
- 5 ECCP
- 6 エンコーダ/デコーダ
- 40 7 LD制御部
  - 8 光学ヘッド
  - 8 a LD
  - 8 b P D
  - 9 スピンドルモータ
  - 10 光ディスク
  - 12 リードアンプ
  - 13, 14 VFO
  - 15 制御回路
  - 20 半導体チップ

**0 21 VFOレジスタ** 

(14)

特開平8-279251

	25		26
2 2	シンクバイトレジスタ	3 1	ライトシーケンスカウンタ
2 3	データバッファ	3 2	マルチプレクサ
2 4	マルチプレクサ	3 3	パルス列生成部
2 5	エンコーダ	4 1	入力部
2 6	P/S変換器	4 2	カウント部
2 7	エンコーダ	4 3	DSV計算部
2 8	リシンクパターン生成部	4 4	DSV選択部
2 9	リシンクパターン挿入部	4 5	プリロード部
3 0	DSV計算回路		


[図1]

入力ビットがチャネルビットに変換される様子を示す図

先行する	現在の入力ピット	後続する	チャネルビット RLL(1,7) 変調コード		
チャネルピット	AGOV1641	入力ピット			
×	0.0	aχ	0 0 1		
0	0.0	1X	000		
1	0.0	1X	010		
0	0.1	0 X	0 0 1		
0 .	0 1	1 X	000		
1	0 1	0.0	010		
1	0 1	not00	000		
0	10	0×	101		
0	10	1 X	0 1 0		
0	11	0.0	816		
Ó	1.1	not00	100		


[図2]

# セクタが512パイトからなりECCが6インターリーブを用いる場合の データフィールドDF内での配象域序を示す四




【図4】

PPMデータ及びPWMデータと光ディスク上に記載されるマータとの何葉を示す問



【図7】

光ティスク上に応収されるパターンが根密(1 T)パターンである場合の チャネルビットクロック 1 TWCCと、データ列 1 TWD Tと、光ディスク上の マークのドメインと、パルス3性域部の出力レベルとの関係を示す図




【図3】

セクタが2048バイトからなりECCが20インターリーブ を用いる場合のデータフィールドDF内での記録順序を示す図

一手権に		~ 0 -	=	00	-	=	-	=				~	-	~	-	-	7	~	7			-	=	5	= -	
E	=	0.1	0.70	010	=	8	20	9 0	T		!-	88.0	200	0.2820	020	3	EB.	E.W. 2	ER.1	Γ'	₹-			8		
	=	110	0.31	0.59	0.11	0 8 1	9119	0130	Γ	,	_	Diff	200	11020	02030	3	E 18.1	E11.1	E18.3		-	£19, 13, £20, 13	E :	E19. 15	E19.16	
	-	810	038	830	8 7 0	880	E	R G			_	Digra	28.0	S DEC	DZC	73	EIKI	EIR 2	EIRS		-				18.18	
	9	110	120	250	110	180	100	a o	Γ			DISTI	18010	DZGIT	D CEST	5	11.1	E17.1	E17.3		-	ETT. 13 ESE. 13	111.14 [111.14	E11. 15 E18. 15	51.16	
	-	910	970	200		960	200	20	T		_		<b>36</b>		982	Œ	=	E18.2	E 16.3		-	2 2	EIC IA	EL 15	16.16	
	•	510	500	255	510	2 8 9	E	SE SE	T		_	D1915 D1976	0	Diois Diox6	Diois	Æ	E 18. 1	EIS	E 18.3	_	-	E13. 13		15.15	35.16	
	13	710	750	3	E	100	ĕ	ă	Γ		_	DIBIA.	78E O	7000	T S	Œ		£14.2	612.1 611.1 614.1 615.3		-	61,13	ELC. 14 ETS. 14	EI & IS EI S IS	E4.18 E14.18 E11.18 E12.18 E13.14 E14.16 E13.16 E14.16 E17.15 E14.16 E19.18 E20.16	
	1.1	210	110	=	120	=	E	20.0	Γ		_	D 1973	E G	Sigo	E C	£	612.1 E14.1	E11.3 E11.2	11.1	_	-	13.13	100	E13. 13	13.10	l
	_	2 I Q	1,8 0	~	Ē	200	2110	0132	Г		_	2410	2650	21120	DM32	£	E11.1	1713	612.3	_	-	E12.13 E13.13	ER. 14	E12.15	12.10	
	0 -	110	031	150	- 20	160	E	1110	Γ		_	Ē	D (SE		1500	Œ	_	E11.2	E11.3	_	-	EII.13	E E	\$1 112	11.10	
	-	010	010	030	0 7 0	0 60	8 8	0130			_	Digro	086	DZGIO DZN11	DEEDS CO	Œ	E10.1	E10.3	E ID 3	_	-			EIE. 15 E	14.16	
	-	6.0	021	8 7 0	110	6	B) [0	DIS	r		_	D 1989	D1989	D 2008	6204 C	Œ	E3.1	ELI	E4.1	_	-	E 8. 13 E11. 15	EL 14 [11.14	ER 15 E	8 16 E	
	~	90	D 2 8	110	110	110	DIG	1210	_		_	B#60	D 1948	D 2008	Drotte	9360	173	E4.1	613	_	-	E L II	E 14	E & 15		
	-	20	120	047	110	011	Diei	1210	_		_	19610	0 1347	DOEG	D2021	DQQ	1.13	E7.1	E7.1	_	-	12.1	E1.14	E7.15	ET. 10 E& 15	
1	۰	30	D 2 G	910	8 9 0	910	D 106	921 Q	_		_	998L Q	9861 CI	D 2008		02046	E6.1	E 6.2	E 8 3	-	-	E8.13	EB. 14	E6.16 E	E4.11	
	-	5	015	110	110	0 4 5	0103	210	-		_	5961 C	1 88810	1 5062 0	D2025 D2026	DZMS	133	E5.2	E\$ 3	_	-	EE.13	E 5. 14 6	E S. 15 E	E \$. 16	
	_	3	011	1110	110	110	DIM	D114	_		_	79810	19310	02004	0.2024	DZOM	E4.1	E4.2	E.3	-	-	E4.13	E1.14	E 4. 15 E	E4.16 E	
		ā	033	043	061	013	DIG	D C	-			01963	DISEL	02003	ם במבו	Dross	Er.	2.0	3	_	-	E3.13	E1.14	E 3. 15 E	E3. 16 E	
,	-	2	011	D42 [	290	210	200	ZIO	-			D 1961 C	D 1962 C	D 2002 C	DZ0ZG	0.2042	E2.1	ELZ	2.2	-	-	E2.13	E2 14 E	E2. 15 E	E2 16 E	!
	ا ۔	<u> </u>	200	041	1 90	110	ē	<u> </u>	_		-	1881	D 1981 C	1887	0 2021	0.2041	-:	E1.2	E:3	-	_	E1.13	E1,14 E	£1.15 E	E1.16	
		28 4 C	-1		RSI	ទា	-	A 2 2	1	1		٩	R S SS D	0	-	RSM D	<u>"</u>	۳	A SES	<b>-</b> ≀	}	<u>lm</u>	3	A 539 E	<u>"</u>	
					H S 1		ı	RS 2 H					A S.M.			A S.W. A			R3X A					RS31 R		
	}	581 583		į	=1		l	~				1			۱.	<u>~</u>		l	<u>"</u>					۳)		
	Ì	SB1 S																								
	٦.	<u>~</u> ]						101												!	T .					
ž	1	7									_	_				7	1-								K-	


【図 5 】

本発明になる記憶装置の一実施例の概略構成を示すブロック図



【図8】


光ディスク上に配給されるパターンが2 Tパターンである場合の チャネルビットクロック1 7WCCと、データ列1 7WDTと、光ディスク上の マークのドメインと、パルス到生成部の出力レベルとの時保を示す盟



【図9】


光ディスク上に記録されるパターンがRしL (1, 7) 質問コードの 最低 (7T) パターンである場合のテャネルピットクロック 17WCCと、 データ列 17WDTと、光ディスク上のマークのドメインと、 パルス発生成都の出力レベルとの関係を示す図

【図 6 】 エンコーダ/デコーダの一実施例を示すブロック図



【図10】

# DSV計算回路の一実施例を示すブロック図



【図12】

# 提案されている規格のセクタレイアウトを説明する因

(a)	211	WF01	AM	101	WF02	AME	ID2	PA	
	8	26	1	5	16	1	5	1	

				RF .					
(р)	PFH	G	WF03	S	DF	PA	8	ĺ	
	63	8	<b>2</b> 7	4	<b>858</b>	1	17	ł	

(c)	PFH	G	WF03	S	DF	PA	В	l
	63	8	27	4	2458	1	23	

[図11]

# 図10に示すDSV計算回路の構成をより詳細に示すブロック図

